CESNET, z.s.p.o., Netcope Technologies, a.s.
Cílem projektu je převod existujících zdrojových kódů pro FPGA Xilinx do takové formy, že budou použitelné pro FPGA firmy Intel (dříve Altera). Konkrétně půjde o zdrojové kódy použité v překladači z jazyka P4 do FPGA. Tato technologie má značný potenciál na uplatnění v rozsáhlých datových centrech budovaných a provozovaných dle myšlenek Software Defined Networking a Network Functions Virtualization. Projekt umožní žadateli rozšířit svůj komerční produkt-službu o podporu FPGA Intel Stratix.